PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-162022

(51)Int.Cl.

H01L 31/10

(21)Application number: 05-304351

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

03.12.1993

(72)Inventor: FURUKAWA RYOZO

(43)Date of publication of application: 23.06.1995

USHIKUBO TAKASHI

(54) SEMICONDUCTOR PHOTODETECTOR, MANUFACTURE THEREOF AND PROCESSING OF


SEMICONDUCTOR

(57)Abstract:

PURPOSE: To reduce the capacity of an element and to contrive to improve the frequency characteristics having a small series resistance of the element by providing a region encircled with an element-isolating groove and separated from a diffused region with an electrode-forming groove of a depth to reach a buffer layer and a second main electrode which makes an ohmic contact with the buffer layer in the electrode-

forming groove.

CONSTITUTION: A first high-doped InP buffer layer 84 of an N-type impurity concentration of 1 × 1018 pieces/cm2, a second N-type InP buffer layer 86, an N- InGaAs optical absorption layer 88 and an N- InP window layer 90 are laminated in order on a semiinsulative InP substrate 82. The layer 90 is provided with a diffused region 92 of a P-type impurity such as zinc. The region 92 is provided with an elementisolating loop-shaped groove 100, encircling a P+ diffused region 92, in a prescribed part. Moreover, a region encircled with the groove 100 and separated from the P+ region 92 is provided with an electrode- forming groove 102 of a depth to reach the layer 84, so that N side electrode 108 comes into contact with the laver 84.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-162022

技術表示箇所

(43)公開日 平成7年(1995)6月23日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI	
H01L 31/10				
			HO1L 31/10	


審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号	特額平5-304351	(71)出顧人	000000295 沖電気工業株式会社	
(22) 出願日	平成5年(1993)12月3日		東京都港区虎ノ門1丁目7番12号	
		(72)発明者	古川 量三	
			東京都港区虎ノ門1丁目7番12号 対	電気
			工業株式会社内	
		(72)発明者	牛窪 孝	
			東京都港区虎ノ門1丁目7番12号 沖	電気
			工業株式会社内	
		(74)代理人	弁理士 大垣 孝	

(54) 【発明の名称】 半導体受光素子、その製造方法および半導体の加工方法

(57) 【要約】

【目的】 素子容量が小さく、かつシリーズ抵抗の小さ い周波数特性の優れた半導体受光素子を提供すること。 【構成】 半絶縁性 In P基板上82に、n型の不純物 濃度が1×1018個/cm2の高濃度のInPの第1バ ッファ層84、第2パッファ層86、光吸収層88、ウ インド層90を順次に積層し、ウインド層90にはp* 拡散領域92が設けてある。また、p* 拡散領域92を 取り囲むように閉ループ状の素子分離用溝100が設け てあり、この溝は半絶縁性InP基板82に達してい る。そして、素子分離用溝100に囲まれた領域であっ て、p+ 拡散領域92と離間した領域に、第1バッファ 層84に達する深さの電極形成用溝102を具え、この 溝102でn側電極108が第1バッファ層84とオー ミック接触する。



ALLOWED

【特許請求の範囲】

【請求項1】 半絶縁性基板上に、第1 導電型の不純物 濃度が5×10 ¹¹ 個/c m² よりも高濃度のパッファ 層、光吸収層、および、第2 導電型の不純物の拡散領域 を設けたウインドウ層を順次に積層した積層体を具え、 前記被散縮域の所定部分上に、第1主電極を具え、

前記拡散領域を取り囲み、前記下地に達する深さの素子 分離用溝を具えた半導体受光素子において、

前記素子分離用溝に囲まれた領域であって、前記拡散領域と離間した領域に、前記パッファ層に達する深さの電 10 極形成用溝を具え、

前記電極用溝で前記パッファ層とオーミック接触する第 2主電極を具えてなることを特徴とする半導体受光素 子。

【請求項2】 半絶緑性基板上に、第1導電型の不純物 濃度的5×10¹¹個/cm² よりも高濃度のバッファ 層、光要収層、ウインド層を順次に積層し、該ウインド 層に第2等電型の不純物の拡散領域を設けた積層体を形 成する工程と、

該拡散領域を形成した前記ウインド層上に、エッチング 20 マスクとして、

前記拡散領域を取り囲む素子分離用溝を形成するための 素子分離用開口部を具え、かつ、

前配素子分離用開口部に囲まれた領域であって前配拡散 領域と難問した領域に、電極形成用の溝を形成するため の開口部であって、前配素子分離用開口部よりも閉口部 の幅が狭い電極用開口部を具えたエッチングマスクを形 成する工程と、

前記積層体に対して、前記エッチングマスクを介して1 回のエッチングを行って、前記半経終性基板に達する前 30 記索子分離用溝と、前記パッファ層に達する前記電極形 成用の溝とを同時に形成する工程と、

前記エッチングを行った後に、前記エッチングマスクを 除去する工程と、

前記素子分離用溝および前記電極形成用溝を形成したウ インド層上に、絶縁膜を形成する工程と、

前記絶機構と対してエッチングを行って、前記被機構上の領域少なくとも一部分の前記絶縁膜部分と、前記電極 門の溝を含じ線の絶縁機部分とを除去した後、前記拡 散層とオーミック接触する第1主電極と、前記電極用溝 40 で前記パッファ層とオーミック接触する第2主電極とを それぞれ個別に形成する工程とを含むことを特徴とする 半導体受光素子の形成方法。

【請求項3】 半導体の下地に、第1の深さの第1穴部と、第1の深さよりも浅い第2の深さの第2穴部とを形成するにあたり、

半導体の下地の、前記第1 穴部形成予定領域上に、第1 開口部を形成し、前記第2 穴部形成予定領域上に、前記 第1 開口部の大きさよりも小さな第2 開口部を有するエ ッチングマスクを形成する工程と、 前記半導体の下地に対して、前記エッチングマスクを介 して1回のエッチングを行って、第1穴部と該第1穴部 よりも浅い第2穴部とを同時に形成する工程とを含むこ とを特徴とする半導体の加工方法。

【発明の詳細な説明】

[00001]

【産業上の利用分野】この発明は、半導体の加工技術、 特に、半導体受光素子の製造方法に関する。

[0002]

10 【従来の技術】従来のpn接合ダイオードにおける光起電力効果を利用した半導体受光素子として、例えばメサ型フォトダイオードが加られている。このフォトダイオードでは、受光部の周囲に基板表面を露出させて受光部を分析状とすることにより、素子容量の低減を図り、応客時間の関係を図ったり、表

[0003] ところで、メサ型フォトダイオードでは、 メサ状の受光部とその周囲の基板表面との間に大きな段 差ができる。この段差にかけて配線電極を形成すること は容易ではない。その上、メサ部の肩部から基板表面ま での間では、配線電極の段切れが生じ易い。

【0004】そこで、この出願に係る発明者は、特願平 4-85783号において、素子省量を増やすことな 、配該職権の役別れが生じにくい構造を持つ半導体受 光素子を提案している。以下、図面を参照して、この半 導体受光素子の一例について、第1従来例として簡単に 説明する。図5は、従来の半導体受光素子の影明に供す る断面斜根図である。

【0005】第1従来例の半導体受光素子は(以下、素子とも称する)半絶縁性InPの基板10上に、n*ーInPの第1パッファ層12、nーInPの第2パッフ

ア暦14、n· - In Ga A s の光吸収暦16、一部に p型拡散領域18を有するn· - In Pのウインド暦2 0が順次に形成されている。

【0006】でのP型松散領域 18の所定部分上に P側 電極22が設けられており、また、ウインド層のP型拡 散領域18から離れた所定領域上には、絶縁限24を介 してP側配線電極26が設けられている。また、ウイン F層20上の一部分には、用領極線2が設けてあり、 このn側電極32の上にはn側配線電極34が設けてあり、 あ。また、P型拡散領域18上の総線膜24部分は受光 20の保候時間36を装むいる。

【0007】そして、素子分離用溝28がこのウインド 層20の表面から1nP基板10に達する深さで、パターンで閉ループ状になるらに形成されている。p 側配線電機26は、空間配線30となってり側電極22 と接続されている。この素子分離用溝28によって、閉ループの内側部分と外側部分とは電気的に分離されている。その結果、p側配線電橋18の下に生じる容量を減じることができる。

50 [0008]

【発明が解決しようとする課題】しかしながら、上述した従来例の半導体受光素子においては、n側電極をウインド層上上形成しているため、n側電極のコンタクト抵抗が大きくなってしまう。一方、メサ型の半単体受光素子場合には、メサ部の周囲に露出させたパッファ房上へ別電極を形成することができた。従って、上述した従来例の半導体素子の構造では、素子のシリーズ抵抗が大きくなるために、素子の周波数特性が劣化するという問題点があった。

【0009】従って、この発明の第1の目的は、素子容 10 量が小さく、かつシリーズ抵抗の小さい周波数特性の優 れた半導体受光素子を提供することにある。

【0010】このため、この出願に係る第1の発明では、コンタクト抵抗を小さくするために、基板上のバッアル層に海の先端が達するように電極形成用消を形成する。その結果、互いに深さの異なる素子分離用消と電極形成用消とを形成するため、半導体受光崇子の製造工程が極端になるという間膜があった。

【0011】従って、この発明の第2の目的は、素子分 離用演を電極形成用簿とを1回のエッチング工程で形成 20 することができる、半導体受光素子の製造方法を提供す ることにある。

【0012】また、この発明の第3の目的は、互いに異なる深さの穴部を1回のエッチング工程で形成することができる、半導体の加工方法を提供することにある。

[0013]

(課題を解於するための手段) この発明の第1の目的の 連成を図るため、第1の発明の半導体受光素子によれ は、半絶縁性基板上に、第1 専電型の不純物濃度が5 × 10 ¹¹ 個/ cm² よりも高速度のパッファ層、光要収 所えば、第2 事電型の不純物画の拡散領域を設けたウ インドウ層を順次に積層した親層体を異え、拡散領域の 所定部分上に、第1主電機を具え、拡散領域を取り囲 み、下地に達する深さの素子の幾相間漆を具え、基本で で、拡散領域と開出。 大きにないて、素子分離用源に関まれた領域であっ て、拡散領域と開阔と無数な、パップフ層に達する深 さの電極形皮が開海と具、、電極相薄でパップフ層とオー ミック接触する第2主電極を具えてなることを特数とす

【0014】また、この時期の第2の目的の達成を図るため、第2の時間の半導体受法素子の形成方法によれば、半絶線性基板上に、第1 非電型の不能物濃度が5×10¹¹個人でm²よりも高濃度のパッファ原、光吸収層、ウインド層を順次に積層し、該ウインド層に第2等電型の不純物の起散領域を設けた積層体を形成たプレイド層上に、エッチングマスクとして、拡散領域を取り囲む業子分離用溝を形成するための素子分離用間口部を具え、かつ、素子分離月間口部に囲まれた領域であって拡散領域と離間して簡単に、電極形成規句が表から側面に確であって、、電板形成規句が表示が表から側面に確であって、、電板形成規句が表示が表から側面に確であって、、電板形成規句が差形が表示をあり間口部であって、

素子分離用間口等よりも間口部の幅が狭い電磁用間口部を見えたエッチングマスクを形成する工程と、 積層体 に対して、エッチングマスクを形成する工程と、 積層体 に対して、エッチングマスクを介して1回のエッチングを行って、半絶縁性基板に達する素子分離用清と、バッファ層に達する電極形成用の清とを同時に形成する工程と、表子分離用清および電極形成用清を形成したウインド層上に、絶縁膜及形成する工程と、能縁膜にリロエッチングを行って、後北度第上の領域のなくとも一部分の絶縁膜部分と、電極用の滴を含むで減域の絶縁膜部分を除去した後、拡散層上なーメック接触する第3ま電極と、電極用清でバッファ層とオーミック接触する第3まで重複と、電極用流でバッファ層とオーミック接触する新名と車機ををそれぞれ個別に形成する工程とを含むこ

とを特徴とする。
【0015】また、この発明の第3の目的の速域を図るため、第3の発明の手導体の加工方法によれば、半導体の下地に、第1の深さの第1穴形と、第1の深さよりもはい第2の深さの第2穴部とを形成するにあたり、半導体の下地の、第1穴部形成予全領域上に、第1間口部を形成し、第2穴部形成予定領域上に、第1間口部の大きさよりも小さな第2間口部を有するエッチングマンクを介して1回のエッチングを行って、第1穴部と該第1穴部よりを提い第2穴部とを同時に形成する工程とを含むとと参数とする。

[0016]

【作用】第1の発明の半導体受光素子の構造によれば、 素子分離用溝の他に電極形成用溝を形成する。素子分離 用の溝は、素子の基板に違する必要があるのに対して、 電極形成用の溝は、基板上のパッファ層にその先端が違

電極形成用の洞路、多板にD/パップア層に でいた幅か速 している必要がある。これは、電極形成用層とパッファ 層との接触面積を広くしてコンタクト抵抗を小さくする ためである。その結果、 業子容肌が小さく、かつシリー ズ抵抗の小さい周波数特性の優れた半導体受光素子を得 ることができる。

【0017】ところで、第1の発明では、素子分離用溝 と電極形成用溝とでは互いにその深さが異なることにな る。そこで、第2の発明の半導体受光素子の製造方法に よれば、電極形成用溝を形成するための間口部の幅を、

業子分離用溝を形成するための開口部よりも狭くすることにより、1回のエッチングで、素子分離用滴と、素子分離用溝よりも深さの浅い電極形成用溝を同時に形成する。

【0018】また、第3発明の半導体の加工方法によれ ば、エッチングマスクの開口部の大きさによってエッチ ング速度が変化することを利用して、異なる深さの穴部 同のエッチング工程で同時に形成することができ る。

[0019]

【実施例】以下、図面を参照して、この発明の半導体の

加工方法および半導体受光素子の製造方法の一例につい て説明する。尚、各図は、この発明が理解できる程度に 各構成成分の大きさ、形状および配置関係を概略的に示 してあるにすぎない。従って、この発明は、この図示例 に限定されるものでないことは明らかである。

【0020】第1実施例

第1実施例では、この発明の半導体受光素子の構造の一 例について説明する。図1は、第1実施例の半導体受光 素子の説明に供する断面斜視図である。

【0021】 Cの実施例では、半総縁性 In P基板上 8 12に、 n型の不純物濃度が1×10¹⁸ 個/ cm²の高濃度の In P(以下、n*ーIn P)の第1/パッファ層 8 4、n−In Pの第2パッファ層 8 4、n−In Pの第2パッファ層 8 4、n−In Pの第2パッファ層 8 4、n−In Pの第2パッファ層 8 6、n′ーIn Pのウインド層 9 0を順次に積勝されている。そして、ウインド層 9 0 には亜鉛(Z n)またはカドミウム(C d)といったp型の不純物の拡散傾似。p・拡散時域 9 2 か影けである。以下、半絶縁性 In P基板 8 2、第1および第2パッファ層 8 4 4 および 8 6、光吸収層 8 8 および p・拡散領域 9 2を設けたウィンド層 9 0 をわせて積層化 10 4 と称 2 を設けたウィンド層 9 0 をわせて積層化 10 4 と称 5 6。また、第1パッファ層 8 2 の不純物濃度は、抵抗を小さくするために 5×10 10 個/ c m² 以上あれば良い。

【0022】また、拡散領域92の所定部分上には、第 1主電極としてp側電極110を異えている。また、平 面パターンで見て、p・拡散領域92を取り囲む閉ルー プ状の素子分離用高100を有している。この素子分離 用満100は、素子分離用滞のループの内側領域と外側 領域とを電気的に絶縁するために半絶縁性1nP基板8 2に達している。

【0023】をして、素子分離用溝 100に開まれた倒 域であって、p・ 拡散領域92と離間した領域に、別・バッファ層84に造する深さの電極形成用溝 102を具 えている。この電極用溝 102には、電極形成用溝 102で第1パッファ層84とオーラック接触する第2主電 総としての 1側電極108が限分である。この実施例では、 n側電板108と第1パッファ層84のオーミック接触面域を広くするために、電極形成用溝 102を複数 設けている。また、n側電板108上には1側電極108と電気的に接触するn側底線電橋112が設けてある。

【0024】一方、親解体104上の、p解はよび角間 電極110および108の設計でいない部分および素子 分離用溝100には、絶縁膜106が設計である。この 絶縁膜106上には、p循端解1102電気的に接触す 59脂肪強能能114が設けるる。このp個低線電極 114の素子分離用溝100上の部分116は、空間配 線方式で形成されている。また、p*拡散回域92上の 総縁開部が116 akgを開始を持れている。

【0025】 このように、この発明の半導体受光素子で 50

は、n帽電橋 10 8が電極形成用溝10 2 において、キャリア遺貨の高い第11パワアア層 8 4 とオーミック接触している。その結果、例えば、従来例の構造では、5~10 Ω程度であったn側面部10 8のコンタクト抵抗を1 Ω以下にすることができる。その上、光吸収層 8 8 およびウインドウ層 9 0 といった高抵抗な層を介さずに電流経路を形成することができるので、素子のシリーズ抵抗を小さくすることができるので、素子のシリーズ抵抗を小さくすることができる。

[0026] 第2実施例

第2実施例では、この発明の半導体受光業子の製造方法 の一例について説明する。図2の(A)~(C)は、第 2実施例の説明に供する前半の断面工程図である。およ び図3の(A)~(C)は、図2の(C)に続く、後半 の断面工程図である。

【0027】この実施例では、プレナー型の半率体表別、 素子を製造するにあたり、先ず、半絶縁性 InP基板上 82に、印型の不転物値度が1×10¹⁸個/ cm²の高 減度のInP(以下、n°ーInP)の第1パッファ層 84、n-InPの第2パッファ層 86、n°-InPの分インド層 90 を順次に積層する。各層は、例えば有機金属效相成長 法、ハライド系気相成長法、液相成長法といった結晶成 長法により報ぎれば良い、次に、ウインド層 90に 最近により報ぎれば良い、次に、ウインド層 90に 第0(2n)またはカドミウム(Cd)といった p型の不 純物の拡散領域 92を設ける、以下、基板、第1および かったが一般である。また、第1パ ッファ層の不動物値度は、抵抗を小さくするために5× 10甲個/cm/ 以上とかる(82の(A))、10甲個/cm/ km² 以上である。第2の、2010年

50 [0028]次に、鉱が開城92を形成したウインド層90上に、例えば5iの:または5iNを用いてエッチングマスク94 を形成する。このエッチングマスク94 は、素子分離用開口部96と電極用開口部98とを具えている。素子分離用開口部96とは、鉱板領域92を取り囲む素子分離用開口部95に円まれた領域であって、拡散領域92を個間した領域に、電極形成用用 102を形成するために設ける。この電極用開口部98は、素子分離用間した領域に、電極形成用用 102を形成するために設ける。この電極用開口部98の幅は1~2μ

【0029】次に、魏暦休104に対して、エッチングマスク94を介して1回のエッチングを行って、基板82に達する素子分離用清100と、第1パッフア暦84に達する電極形成用清102とを同時に形成する。こては、ArおよびClzを用いたRIBE(Reactive Ion Beam Etching)によりエッチングを行う。この際、Clzの分圧を大変くすることによって、物理的エッチング効果より、化学的エッチング外来を強くし、異方性を弱めたエッチングを行う。

その結果、エッチングマスクの開口部の幅によってエッ チングの深さを制御することができる。また、電極形成 用清102は、第1パッファ層84とn側電極108と の検触面積を広くするために複数形成すると良い(図2 の(C))。

【0030】次に、エッチングマスク94を除去した 後、業子分離用消100および電極形成用消102を形 成したウイント層90上に、給線膜106を決議子の受 光部の反射防止膜106a、半導体受光素子の受 光部の反射防止膜106a、半導体受光素子の受 光部の反射防止膜106aを禁わる(図3の(A))。 「0031]次に、絶縁膜106に対してエッチングを 行い、電極形成用消102を含む領域と、拡散層92上 の領域少なくとも一部分の絶縁膜106部分を除去した。 電極形成用消102で割1パッファ層84とオーミック接触するり領電極1102とそれぞれ値別に形成する (図3の(図3))。

【0032】次に、n側電極108およびp側電極11 0にそれぞれ電気的に接続するn側配線電極112とp 側配線電極114を 20 形成するに当り、例えば、レジスト(図示せず)で素子分離用溝100を一旦埋めてからp側配線電極114を形成してレジストを除去することにより、素子分離用溝100上のn側配線電極104部分を空間配線116とすることができる(図30(C))。

【0033】第3実施例

第3実施例では、この発明の半導体の加工方法の一例について説明する。図4の(A)および(B)は、第3実施例の説明に供する断面工程図である。

【0036】次に、積層体70に対して、エッチングマ スク80を介して1回のエッチングを行い、基板60に 達する深さの第1穴部72と、この第1穴部72よりも 浅い n* - In P層62に達する第2穴部74とを同時 に形成する(図4の(B))。

[0037]上述した実施例では、この発明を特定の条件で形成した例について説明したが、この発明は多くの変更および変形を行うことができる。例えば、上述した第3実施例では、下地として半級縁性 in Pの基板上に 50

n* - I n P 層等を設けた積層体を用いたが、これは第 1 および第2穴部の深さの比較を容易にするためであっ て、第3の発明では、下地の構成をこの実施例の積層体 に限定する必要はない。

【0038】また、上述した第1および2実施例では、 半等体素子の第1主電機を申順電極、第2主電機を n側電機をしたが、これらの発明では、第1主電機を n側電極、第2主電機を p側電極として、パッファ層、光吸収層、ウインド層の軽電型を p型とし、n型の不純物を拡散させて拡散機械としても戻り

[0039]

【発明の効果】第1の発明の半導体受光素子の構造によれば、素子分離用清め他に電徳形成用清を形成する。素子分離の高は、素子の基版に速する必要があるのに対して、電極形成用の清は、基板上のパッファ層にその先端が達している必要がある。これは、電極形成用清とパッファ層と必要がある。これは、電極形成用清とパッファ層と必要がある。その結果、素子容量が小さく、かつシリーズ抵抗の小さい周波数特性の優れた半導体受光素子を得るととができる。

【0040】ところで、第1の発明では、素子分離用溝と電極形成用溝とでは互いにその深さが異なることになる。そこで、第2の発明の半導体受光素子の製造方法によれば、電極形成用溝を形成するための開口部よりも狭くすることにより、1回のエッチングで、素子分離用溝と、素子分離用溝よりも深さの浅い電極形成用溝を同時に容易に形成するとかできる。

【0041】その結果、素子容量が小さく、かつシリー ズ抵抗の小さい周波数特性の優れた高性能で信頼性の高 い半導体受光素子を容易に製造することができる。

【0042】また、第3発明の半導体の加工方法によれ ば、エッチングマスクの開口部の大きさによってエッチ ング速度が変化することを利用して、異なる深さの穴部 を1回のエッチング工程で同時に形成することができ る。

【図面の簡単た説明】

【図1】第1実施例の半導体受光素子の一部断面斜視図である。

40 【図2】(A)~(C)は、第2実施例の説明に供する 前半の断面工程図である。

【図3】(A)~(C)は、図2の(C)に続く、後半の断面工程図である。


【図4】(A)および(B)は、第3実施例の説明に供する断面工程図である。

【図5】従来の半導体受光素子の構造の説明に供する断面斜視図である。

【符号の説明】 10:基板

12:第1バッファ層

14:第2パッファ層 16:光吸収層



從來例

